Family list

ACCOUNTED THE THE PROPERTY.

2 family member for: **JP9293870** Derived from 1 application

1 SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

**Inventor:** YAMANAKA HIDEO

**Applicant: SONY CORP** 

EC:

IPC: H01L21/20; H01L21/268; H01L21/336 (+

Publication info: JP3409576B2 B2 - 2003-05-26 JP9293870 A - 1997-11-11

Data supplied from the esp@cenet database - Worldwide

#### SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent number:

JP9293870

Publication date:

1997-11-11

Inventors

YAMANAKA HIDEO

Applicant:

SONY CORP

Classification:

- international:

H01L21/20; H01L21/268; H01L21/336; H01L29/786; H01L21/02;

H01L29/66; (IPC1-7): H01L29/786; H01L21/20; H01L21/268; H01L21/336


- european:

Application number: JP19960104978 19960425 Priority number(s): JP19960104978 19960425

Report a data error here

#### Abstract of JP9293870

PROBLEM TO BE SOLVED: To prevent deterioration of characteristics of a semiconductor device caused by heat generation thereof, by forming an electrically conductive film nearly all over a glass substrate to efficiently radiating heat generated by strong incident light or from a driver circuit through the electrically conductive film. SOLUTION: In the semiconductor device, an electrically conductive alkaline metal ion blocking film 13 is formed on a glass substrate 11, a polycrystalline silicon film 18 is formed on the film 13, thereby forming a thin-film transistor 1 using the polycrystalline silicon film 18 used as an active region. In this case, an electrically conductive film 12 having a thermal conductivity higher than that of the glass substrate 11 is formed between the substrate 11 and the film 13.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁(JP)

# (I2)公開特許公報 (A)

(11)特許出願公開番号

# 特開平9-293870

(43)公開日 平成9年(1997)11月11日


(51) Int. Cl. <sup>6</sup>	識別記号	FΙ				
HOIL 29/786 21/336 21/20		HO1L 29/78	627	G		
		21/20				
		21/268	Z			
21/268		29/78	616	L		
			626	C		
	•	審査請求 未請求	k 請求項	の数10	OL	(全11頁)
(21)出願番号	特顯平8-104978	(71)出願人 000002	000002185			
		ソニー	株式会社			
(22) 出願日	平成8年(1996)4月25日	東京都品川区北品川6丁目7番35号				35号
	•	(72)発明者 山中	英雄			
		東京都	品川区北品	川6丁	目7番	35号 ソニ
	• • • •	一株式	会社内			
		(74)代理人 弁理士	船橋 國	則		
					•	
	·					

# (54) 【発明の名称】半導体装置およびその製造方法

# (57) 【要約】

【課題】 エキシマレーザアニーリングによって、ガラス基板上のアモルファスシリコン膜を溶融した後固化して多結晶シリコン膜を生成すると、冷却の不均一性により多結晶シリコン結晶粒界の方位が不揃いになり、それを用いた薄膜トランジスタは特性ばらつきを生じた。

【解決手段】 ガラス基板11上に電気絶縁性を有するアルカリ金属イオン阻止膜13が形成されていて、その上に多結晶シリコン膜18が形成されているとともに、多結晶シリコン膜18をアクティブ領域に用いた薄膜トランジスタ1が形成されている半導体装置において、ガラス基板11とアルカリ金属イオン阻止膜13との間にガラス基板11上のほぼ全面にわたって、ガラス基板11より熱伝導率の高い電気伝導膜12を形成したものである。



本発明の半準体験置に係わる島族施形態の最低機能問題

# 【特許請求の範囲】

【請求項1】 ガラス基板上に電気絶縁性を有するアル カリ金属イオン阻止膜が形成されていて、前記アルカリ 金属イオン阻止膜上に多結晶シリコン膜が形成されてい るとともに、該多結晶シリコン膜をアクティブ領域に用 いた薄膜トランジスタが形成されている半導体装置にお いて.

前記ガラス基板と前記アルカリ金属イオン阻止膜との間 に前記ガラス基板上のほぼ全面にわたって、該ガラス基 板より熱伝導率の高い電気伝導膜が形成されていること 10 を特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、 該半導体装置は液晶デバイスであって、

前記電気伝導膜は、前記液晶デバイスの画素部上を除く ガラス基板上の全面に形成され、かつ該ガラス基板に形 成された液晶デバイスの駆動用回路のアース電位に接続 されていることを特徴とする半導体装置。

【請求項3】 請求項1記載の半導体装置において、 前記電気伝導膜は、金属膜、電気伝導性を有する金属窒 化膜、電気伝導性を有する金属酸化膜のうちの1種類か 20 らなる単層膜、または複数種類からなる積層膜によって 構成されていることを特徴とする半導体装置。

【請求項4】 請求項2記載の半導体装置において、 前記電気伝導膜は、金属膜、電気伝導性を有する金属窒 化膜、電気伝導性を有する金属酸化膜のうちの1種類か らなる単層膜、または複数種類からなる種層膜によって 構成されていることを特徴とする半導体装置。

【請求項5】 ガラス基板上に電気絶縁性を有するアル カリ金属イオン阻止膜を形成する工程と、

前記アルカリ金属イオン阻止膜上にアモルファスシリコ 30 ン膜を成膜した後、アニーリングによって該アモルファ スシリコン膜を結晶化して多結晶シリコン膜を生成する 工程と、

前記多結晶シリコン膜をアクティブ領域に用いた薄膜ト ランジスタを形成する工程とを備えた半導体装置の製造 方法において、

前記アルカリ金属イオン阻止膜を形成する前に、前記ガ ラス基板上の全面にわたって該ガラス基板より熱伝導率 の高い電気伝導膜を形成することを特徴とする半導体装 置の製造方法。

【請求項6】 請求項5記載の半導体装置の製造方法に おいて、

前記電気伝導膜は、金属膜、電気伝導性を有する金属窒 化膜、電気伝導性を有する金属酸化膜のうちの1種類か らなる単層膜、または複数種類からなる積層膜によって 形成されることを特徴とする半導体装置の製造方法。

【請求項7】 請求項5記載の半導体装置の製造方法に おいて、

前記アニーリングを行う前に、該アニーリングの際に前 記ガラス基板がクランプによって押圧される領域の前記 50 それを自然冷却して固化させて多結晶シリコン膜を得て

電気伝導膜上に形成されている膜を除去して該電気伝導 膜を醸出させ、

かつ前記アニーリングの際に、前記電気伝導膜の露出し た部分に熱伝導性および電気伝導性を有するクランプを 押し当てて前記ガラス基板を保持台に固定することを特 徴とする半導体装置の製造方法。

【請求項8】 請求項6記載の半導体装置の製造方法に おいて.

前記アニーリングを行う前に、該アニーリングの際に前 記ガラス基板がクランプによって押圧される領域の前記 電気伝導膜上に形成されている膜を除去して該電気伝導 膜を露出させ、

かつ前記アニーリングの際に、前記電気伝導膜の露出し た部分に熱伝導性および電気伝導性を有するクランプを 押し当てて前記ガラス基板を保持台に固定することを特 徴とする半導体装置の製造方法。

【請求項9】 請求項7記載の半導体装置の製造方法に おいて、

前記保持台にはその内部に冷却器を備えたものを用い、 前記アニーリングの際に前記保持台によって前記ガラス 基板を冷却することを特徴とする半導体装置の製造方 法。

【請求項10】 請求項8記載の半導体装置の製造方法 において、

前記保持台にはその内部に冷却器を備えたものを用い、 前記アニーリングの際に前記保持台によって前記ガラス 基板を冷却することを特徴とする半導体装置の製造方

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、特に は液晶デバイスおよびその製造方法に関するものであ る。

[0002]

【従来の技術】最近、コストダウン等の観点から安価な ホウケイ酸ガラスに水素を含むアモルファスシリコン膜 を形成し、パルスのエキシマレーザ光を照射して加熱ア ニールすることで、多結晶シリコン薄膜へ結晶化すると ともに結晶性の向上による高性能な薄膜トランジスタ特 40 性を得る研究開発が各社で鋭意推進されている。

【0003】従来の薄膜トランジスタの製造方法では、 ガラス基板上にアルカリ金属イオン防止膜を形成し、そ の表面上に薄膜トランジスタを形成していた。そして薄 膜トランジスタに用いる多結晶シリコン膜は、ガラス基 板上にプラズマ化学的気相成長(以下、化学的気相成長 をCVDと記す、CVDはChemical Yapour Deposition の略)法により成膜した厚さが約30nmの水素を含む アモルファスシリコン膜にキセノン塩素エキシマレーザ 光を照射して、上記アモルファスシリコン膜を溶融し、

いた。

[0004]上記エキシマレーザ光の照射によってアニールできるシリコン膜の深さは100nm以下に限られており、またエキシマレーザ光は強力なパルス紫外線であるために、アモルファスシリコン表面の約20nmの深さで吸収されていた。そのため、アモルファスシリコン表面部分の温度を上昇させて、シリコンを溶融させる温度である1500℃前後に加熱していた。一方、その時のガラス基板の温度は300℃以下に保持されていた。

# [0005]

【発明が解決しようとする課題】しかしながら、従来のエキシマレーザ光によるアニーリングは、熱伝導率の低いガラス基板上に形成した水素を含むアモルファスシリコン膜に光照射してそれを溶融させた後、自然冷却しているため、冷却の不均一性による多結晶シリコン結晶粒界の方位の不揃いが発生していた。そのため、上記多結晶シリコン膜を用いて形成した薄膜トランジスタでは、電界効果移動度のばらつき、Vthのばらつき等の特性の不均一と劣化を引き起こしていた。

#### [0006]

【課題を解決するための手段】本発明は、上記課題を解 決するためになされた半導体装置およびその製造方法で ある。

【0007】すなわち、半導体装置は、ガラス基板上に電気絶縁性を有するアルカリ金属イオン阻止膜が形成されていて、このアルカリ金属イオン阻止膜上に多結晶シリコン膜が形成されているとともに、この多結晶シリコン膜をアクティブ領域に用いた薄膜トランジスタが形成されているものであって、ガラス基板上のほぼ全面にわるのたって、かつこのガラス基板と上記アルカリ金属イオン阻止膜との間に、ガラス基板より熱伝導率の高い電気伝導膜が形成されているものである。

【0008】上記半導体装置では、ガラス基板上のほぼ全面にわたって電気伝導膜が形成されていることから、例えば、プロジェクタのような強い入射光による熱や駆動回路から発生する熱は、上記電気伝導膜によって効率よく放熱される。そのため、発熱による半導体装置の特性の劣化が抑えられる。言い換えれば、この電気伝導膜を形成していない半導体装置と比較して良好な特性が得40られる。また薄膜トランジスタの裏面側からの反射光による薄膜トランジスタへの光リークが抑えられるのでコントラストの低下が防止される。

【0009】また、この半導体装置は液晶デバイスであって、上記電気伝導膜は、液晶デバイスの画素部上を除くガラス基板上の全面に形成され、かつガラス基板に形成された液晶デバイスの駆動用回路のアース電位に接続されているものである。このような半導体装置の構成では、ガラス基板上での帯電は上記電気伝導膜を通してアース電位に逃がされるので、この半導体装置の静電気耐50

性は高いものになる。

【0010】さらに上記電気伝導膜は、金属膜、電気伝導性を有する金属窒化膜、電気伝導性を有する金属酸化膜のうちの1種類からなる単層膜、または複数種類からなる積層膜によって構成されているものである。このような電気伝導膜を有する半導体装置の構成では、電気伝導膜もアルカリ金属イオン阻止膜と同様にアルカリ金属イオンを阻止するので、ガラス基板から薄膜トランジスタへのアルカリ金属イオンの拡散防止が確実に行える。

[0011]一方、製造方法は、ガラス基板上に電気絶縁性を有するアルカリ金属イオン阻止膜を形成する工程と、このアルカリ金属イオン阻止膜上にアモルファスシリコン膜を成膜した後、アニーリングによって上記アモルファスシリコン膜を結晶化して多結晶シリコン膜を生成する工程と、この多結晶シリコン膜を字クティブ領域に用いた薄膜トランジスタを形成する工程を備えた方法であって、アルカリ金属イオン阻止膜を形成する前に、ガラス基板上の全面にわたってこのガラス基板より熱伝導率の高い電気伝導膜を形成する方法である。

【0.012】上記製造方法では、ガラス基板上に電気絶 縁性を有するアルカリ金属イオン阻止膜を形成する前 に、このガラス基板上の全面にわたってガラス基板より 熱伝導率の髙い電気伝導膜を形成することから、アニー リング(例えばレーザアニーリング)の際に各素子部の 上記アモルファスシリコン膜が溶融してなる溶融シリコ ンはほぼ均一に冷却固化される。すなわち、上記ガラス 基板の面内において上記溶融シリコンから発生する熱 は、上記電気伝導膜によってほぼ均一に放熱される。そ のため、溶融シリコンが冷却固化される際には、不純物 偏析が低減され、特定の方位(例えばガラス基板側から 上方に向かう方位)を持つ結晶核の多結晶シリコンが得 られる。その結果、上記のようにして形成される多結晶 シリコン膜を用いることで高い電界効果移動度とVtbば らつきの少ない良好な薄膜トランジスタが形成されるこ とになる。

【0013】また上記電気伝導膜は、金属膜、電気伝導性を有する金属窒化膜、電気伝導性を有する金属酸化膜のうちの1種類からなる単層膜、または複数種類からなる積層膜によって形成されるこのような構成では、電気伝導膜はアルカリ金属イオン阻止膜とともに、ガラス基板中のアルカリ金属イオンの薄膜トランジスタへの拡散を防ぐ。これによって薄膜トランジスタの特性の劣化を防止する。

【0014】さらにアニーリングを行う前に、このアニーリングの際に上記ガラス基板がクランプによって押圧される領域の上記電気伝導膜上に形成されている膜を除去してこの電気伝導膜を露出させ、かつこのアニーリングの際に、上記電気伝導膜の露出した部分に電気伝導性および熱伝導性を有するクランプを押し当ててガラス基板を保持台に固定する。このような製造方法では、電気

伝導膜中を伝導した熱はクランプを通して放熱される。 そのため、電気伝導膜は高温にならないので、半導体装置も高温にならない。そのため、半導体装置の劣化が防止される。さらにクランプによって電気伝導膜がアース電位になるので、アニーリング時の静電気ダメージが防

【0015】またさらに、保持台にはその内部に冷却器 成したものである。そして上記多結晶シリコン膜18はを備えたものを用い、上記アニーリングの際にその保持 結晶方位が揃ったものになっている。例えば {100} 方位に揃った多結晶シリコン膜をアクティブ領域に用いては、上記電気伝導膜からの放熱は促進され、ガラス基 10 た薄膜トランジスタは、電界効果移動度が大きく、しき板が高温になることが避けられる。 い値電圧V thが低いものになる。

# [0016]

止される。

【発明の実施の形態】本発明の半導体装置に係わる第1 実施形態の一例を、図1の概略構成断面図によって説明 する。図では半導体装置の一例として、液晶デバイスの 逆スタガー型NチャネルMOS薄膜トランジスタ1を示 す。

【0017】図1に示すように、ガラス基板11上にはほぼ全面にわたって、このガラス基板11より熱伝導率の高い電気伝導膜(高熱伝導膜)12が形成されている。上記ガラス基板11は、例えばホウケイ酸ガラス基板からなる。また上記電気伝導膜12は、金属膜、電気伝導性を有する金属窒化膜、電気伝導性を有する金属酸化膜のうちの1種類からなる単層膜、または複数種類からなる積層膜によって構成される。例えば、上記金属膜には、モリブデン(Mo)膜、タンタル(Ta)膜、チタン(Ti)膜、クロム(Cr)膜、タングステン

(W) 膜、アルミニウム (A1) 膜等がある。また上記 金属窒化膜には、窒化チタン (TiN)、窒化タングステン (WN)、窒化タンタル (TaN)等がある。さら 30 に上記金属酸化物には、1TO (Indium Tin Oxcide の略),アンチモン (Sb)を含む酸化すず (SnO,)等がある。この第1実施形態では、一例として、Ta膜とMo膜とからなる厚さが200nmの積層膜を上記電気伝導膜12とした。

【0018】上記電気伝導膜12上には電気絶縁性を有するアルカリ金属イオン阻止膜13が形成されている。このアルカリ金属イオン阻止膜13は、例えば膜厚が300nmの窒化シリコン(SiN)膜で形成されている。またはSiN膜を例えば300nmの厚さに形成し、さらに酸化シリコン(SiO:)膜を例えば200nmの厚さに形成してもよく、また逆に積層して形成してもよい。

【0019】さらに上記アルカリ金属イオン阻止膜13上には、ゲート電極14が形成されている。このゲート電極14は、例えばTa膜とMo膜とからなる厚さが300nmの積層膜をからなる。または上記ゲート電極14は、例えばCr膜で形成することも可能である。

【0020】さらに上記ゲート電極14を被覆する状態 にゲート絶縁膜15が形成されている。このゲート絶縁 50

膜15は、例えば、厚さが30nmのSiN膜16と、厚さが20nmのSiOn膜17とからなる。また、ゲート絶縁膜15上には、アクティブ領域を形成するための多結晶シリコン膜18が形成されている。この多結晶シリコン膜18は、例えば厚さが30mのアモルファスシリコン膜をレーザアニーリングによって結晶化して形成したものである。そして上記多結晶シリコン膜18は結晶方位が揃ったものになっている。例えば{100}方位に揃った多結晶シリコン膜をアクティブ領域に用いた薄膜トランジスタは、電界効果移動度が大きく、しきい値電圧Vthが低いものになる。

【0021】さらに上記ゲート電極14の上方における上記多結晶シリコン膜18上には、厚さが20nmのSiO,膜19、厚さが30nmのSiN膜20が形成されている。上記ゲート電極14の側方かつ上方の上記多結晶シリコン膜18には、LDD(LDDはLightly Doped Drainの略)21、22が形成され、さらに上記しDD21、22を介してソース・ドレイン23、24が形成されている。すなわち、上記ゲート電極14の上方の多結晶シリコン膜18がチャネル形成領域となり、その両側方にLDD21、22を介してソース・ドレイン23、24が形成される。

【0022】さらに、上記窒化シリコン膜20を覆う状態に上記多結晶シリコン膜18上には、リンシリケートガラス (PSG) 膜25が例えば300nmの膜厚に形成され、その上面にはSiN膜26が例えば200nmに膜厚に形成されている。

【0023】そして、上記ソース・ドレイン23,24 上のPSG膜25とSiN膜26とには開口部27,2 8が形成され、この閉口部27,28にはソース・ドレイン23,24に接続するソース・ドレイン電極29,30が形成されている。上記の如くに、薄膜トランジスタ1は構成されている。

【0024】上記薄膜トランジスタ1では、ガラス基板 11上のほぼ全面にわたって電気伝導膜12が形成され ていることから、例えば、プロジェクタのような強い入射光による熱や駆動回路から発生する熱は、上記電気伝 導膜12によって効率よく放熱される。そのため、発熱による薄膜トランジスタ1の特性の劣化が抑えられる。

40 言い換えれば、この電気伝導膜12を形成していない半 導体装置と比較して、上記構成の薄膜トランジスタ1は 高い特性が得られる。さらに上記薄膜トランジスタ1 は、アクティブ領域となる多結晶シリコン膜18の結晶 方位が揃ったものになっている。そのため、薄膜トラン ジスタ1の電界効果移動度は大きく、しきい値電圧Vth は低いものになっている。また、電気伝導膜12は、ア ルカリ金属イオン阻止膜13とともにガラス基板11中 のアルカリ金属イオンの薄膜トランジスタ1への拡散を 防止する。

【0025】次に、上記逆スタガー型薄膜トランジスタ

の製造方法を、図2、図3の各製造工程図によって説明 する。図2、図3では、前記図1で説明したのと同様の 構成部品には同一符号を付す。

【0026】図2の(1)に示すように、スパッタリン グによって、ガラス基板11の表面にTa膜とMo膜と を積層して、このガラス基板11よりも熱伝導率の高い 電気伝導性膜(高熱伝導膜)12を、例えば200nm の厚さに形成する。さらにCVD法によって、アルカリ 金属イオン阻止膜13を、例えばSiN膜によって形成 00 nmの厚さに形成される。

【0027】次に、図2に(2)に示すように、スパッ タリングによって、上記アルガリ金属イオン阻止膜13 上にTa膜とMo膜とを積層して、ゲート電極を形成す るための電極形成膜を例えば300mmの厚さに形成す る。次いで感光性レジストを塗布してレジスト膜を形成 した後、このレジスト膜に対してマスク露光を行い、露 光したレジスト膜を現像し、さらにポストペークを行っ て、レジストパターンを形成する。そのレジストパター ンをマスクに用いたエッチング、例えばエッチングガス 20 /cm¹ に設定した。その後上記レジストパターン5 にテトラフルオロメタン(CF、)を用いたドライエッ チングによって、上記電極形成膜をパターニングしてゲ ート電極14を形成する。その際、ゲート電極14は3 0°程度のテーパ形状にパターニングすることが望まし UZ.

【0028】次に、図2の(3)に示すように、プラズ マCVD法によって、上記ゲート電極14を覆う状態に して上記アルカリ金属イオン阻止膜13上に連続成膜を 行う。このときの成膜温度は、例えば約300℃に設定 した。まず、モノシラン (SiH,)、アンモニア (N 30 H.) および窒素(N.) を成膜ガスに用いてSIN膜 16を例えば30nmの厚さに形成し、続いてSiH。 および酸素(O1)を成膜ガスに用いてSIO,膜17 を例えば20 nmの厚さに形成し、ゲート絶縁膜15を 形成する。引き続いてSIH、を成膜ガスに用いてアモ ルファスシリコン膜18aを例えば30nmの厚さに形 成し、次いでSIH、および〇、を成膜ガスに用いてS iO,膜19を例えば20nmの厚さに形成し、さらに SiHa、NH、およびN、を成膜ガスに用いてSiN 膜20を例えば30mmの厚さに形成する。

【0029】次いで図2の(4)に示すように、感光性 レジストを塗布してレジスト膜を形成した後、このレジ スト膜に対してマスク露光を行い、露光したレジスト膜 を現像し、さらにポストベークを行って、上記ゲート電 極14の上方にレジストパターン51を形成する。その レジストパターン51をマスクに用いたエッチング、例 えばCF、をエッチングガスに用いたドライエッチング によって上記SiN膜20をエッチングし、さらに、例 えばフッ酸水溶液 (HF: H: O=1:5) をエッチン

, 膜19をエッチングする。その後、上記レジストパタ ーン51をマスクにしたイオンドーピングによって、上 記アモルファスシリコン膜18aにリンイオンをドーピ ングし、LDD21、22を形成する。その際のドーズ 量は、例えば1×10<sup>11</sup>/cm¹ ~1×10<sup>11</sup>/cm¹ に設定した。

【0030】続いて図3の(1)に示すように、感光性 レジストを塗布してレジスト膜を形成した後、このレジ スト膜に対してマスク露光を行い、露光したレジスト膜 する。このアルカリ金属イオン阻止膜13は、例えば3 10 を現像し、さらにボストベークを行って、上記LDD2 1,22のゲート電極14側の部分を覆う状態にレジス トパターン52を形成する。このレジストパターン52 は、上記パターニングしたSIN膜20およびSiO: 膜19の両側に残すことになるLDD21, 22が確保 されるように形成される。その後、上記レジストパター ン52をマスクにしたイオンドーピングによって、上記 アモルファスシリコン膜18aにリンイオンをドーピン グし、ソース・ドレイン23,24を形成する。その際 のドーズ量は、例えば1×10''/cm'~1×10'' 1,52を除去する。

> 【0031】次いで図3の(2)に示すように、アニー リング(ここではパルスのエキシマレーザアニーリン グ) によって、アモルファスシリコン膜18a (LDD 21, 22およびソース・ドレイン23, 24を形成し た部分も含む) の脱水素、結晶化、活性化を行う。エキ シマレーザには波長が308nmのキセノン塩素エキシ マレーザ光を用い、そのエネルギーは空気中で約250 mJ/cm'とした。上記エキシマレーザ光の照射は、 最初は溶融エネルギー(220mJ/cm1)より低い エネルギーで行ってアモルファスシリコン膜18a中か ら水素を追い出し、その後照射エネルギーを高めてアモ ルファスシリコン膜18aを溶融させる。その後エキシ マレーザ光の照射を停止し、溶融シリコンを固化する。 その結果、アモルファスシリコン膜18aは結晶化して 多結晶シリコン膜18になる。

【0032】なお、上記パルスのエキシマレーザ光の照 射では、ガラス基板11上に成膜したアモルファスシリ コン膜18aの溶融しきい値エネルギーは約130mJ 40 / c m' である。一方、膜厚全体が溶融するには約22 0 m J / c m 1 が必要であり、溶融固化するまでの時間 は約70 n s が必要である。また、エキシマレーザ光の 照射によってアニールできるシリコン膜の深さは100 nm以下になっている。そしてエキシマレーザ光は強力 なパルス紫外線であるために、アモルファスシリコン膜 18 aの表面から約20 nmの深さまでで吸収されてそ の部分の温度を上昇させる。この時、ゲート電極14上 のアモルファスシリコン膜18aの一部にはSIN膜2 0と510、膜19とが形成されているので、この部分 グ液に用いたウエットエッチングによって、上記SIO 50 ではエキシマレーザ光の反射が低減されて、より効率の

高い溶融が実現できる。そして、アモルファスシリコン 膜18aを溶融させる温度である1500℃前後にな る。一方、その時のガラス基板11の温度は300℃以 下に保持される。

【0033】続いてRTA(RTAはRapid Thermal An nealing の略)によってポストアニーリングを行う。こ のポストアニーリングは、一例として、·N、雰囲気中 で、750℃~800℃の範囲内の所定温度で10分間 行って、多結晶シリコン膜18の結晶性を回復させる。 【0034】次に図3の(3)に示すように、成膜温度 が約600℃の常圧CVD法によって、上記SiN膜2 0を覆う状態にして上記多結晶シリコン膜18上にPS G膜25 (リン濃度が4wt%~5wt%) を例えば3 00nmの厚さに形成し、さらにSiN膜26を例えば 200nmの厚さに形成する。上記PSG膜25の成膜 では、成膜ガスにSiH、(20%)、ホスフィン(P H,) (1%) およびO, を用いた。そして流量比をS iH, +PH, :O: =1:15とした。また上記Si N膜26の成膜では、キャリアガスにN, を用い、成膜 ガスにSiH,およびNH, を用いた。

【0035】次いで水素化アニーリングを行う。このア ニーリングは、フォーミングガス中で400℃、3時間 ~4時間の条件にて行い、水素でダングリングボンドを 切ることで、電界効果移動度を向上させ、リークを低減 し、薄膜トランジスタの特性を向上させる。

【0036】その後図3の(4)に示すように、感光性 レジストを塗布してレジスト膜を形成した後、このレジ スト膜に対してマスク露光を行い、露光したレジスト膜 を現像し、さらにポストペークを行って、ソース・ドレ イン23,24上にレジスト開口部を設けたレジストパ 30 ターン(図示省略)を形成する。そしてこのレジストパ ターンをマスクに用いたエッチングによって上記SIN 膜26と上記SiO.膜25とをエッチングして開口部 27,28を形成する。次いで上記レジストパターンを 除去する。

【0037】続いてスパッタリングによって、アルミニ ウム(1%シリコン入り)を例えば1μmの厚さに堆積 してアルミニウム膜を形成する。次いで感光性レジスト を塗布してレジスト膜を形成した後、このレジスト膜に 対してマスク露光を行い、露光したレジスト膜を現像 し、さらにポストベークを行って、ソース・ドレイン2 3,24上にレジストバターン(図示省略)を形成す る。そしてこのレジストパターンをマスクに用いたエッ チングによって上記アルミニウム膜をパターニングし て、ソース・ドレイン23、24に接続するアルミニウ ム電極29,30を形成する。このエッチングは、例え ばリン酸(H, PO, ):酢酸(CH, COOH):硝 酸(HNO,)=70:10:3の割合のエッチング液 を用いて行った。その後、上記レジストバターンを除去 した。さらにフォーミングガス中でアルミニウムシンタ 50 22を介してソース・ドレイン23,24が形成されて

一処理を行う。この処理条件としては、一例として、処 理温度を350℃とし、処理時間を1時間とした。

【0038】 当然のことながら、図示はしていないが、 液晶デバイスの画素開口部の上記電気伝導膜12は、透 明な平坦化膜を形成する前にエッチングによって除去す

【0039】上記製造方法では、ガラス基板11上に電 気絶縁性を有するアルカリ金属イオン阻止膜13を形成 する前に、このガラス基板11上のほぼ全面にわたって ガラス基板11より熱伝導率の高い電気伝導膜12を形 成することから、エキシマレーザアニーリングの際に下 記アモルファスシリコン膜18aが溶融してなる溶融シ リコンはほぼ均一に冷却固化される。すなわち、上記ガ ラス基板11の面内において上記溶融シリコンから発生 する熱は、上記電気伝導膜12によってほぼ均一化され て放熱される。そのため、溶融シリコンが冷却固化する 際には、不純物偏析が低減され、特定の方位(例えばガ ラス基板11側から上方に向かう方位)を持つ結晶核の 多結晶シリコン膜18が得られる。また、上記のように 20 して製造された結晶方位の揃った多結晶シリコン膜18 を用いて形成される薄膜トランジスタ1は高い電界効果 移動度が得られる。

[0040]次に第2実施形態の一例を、図4の概略構 成断面図によって説明する。図では半導体装置の一例と してスタガー型NチャネルMOS薄膜トランジスタを示 す。なお、前記第1実施形態で説明した薄膜トランジス 夕1と同様の構成部品には同一符号を付す。

【0041】図4に示すように、ガラス基板11上には ほぼ全面にわたって、このガラス基板11より熱伝導率 の高い電気伝導膜12が形成されている。さらに上記電 気伝導膜12上には電気絶縁性を有するアルカリ金属イ オン阻止膜13が形成されている。そじて上記ガラス基 板11、上記電気伝導膜12および上記アルカリ金属イ オン阻止膜13は、前記図1によって説明した第1実施 形態と同様の材料で形成されている。

【0042】上記アルカリ金属イオン阻止膜13上に は、酸化シリコン膜61が形成され、さらにアクティブ 領域を形成するための多結晶シリコン膜18が積層状態 に形成されている。この多結晶シリコン膜18は、例え ば厚さが30mのアモルファスシリコン膜をレーザアニ ーリングによって結晶化して形成したものである。そし て上記多結晶シリコン膜18上の所定の位置にはゲート 絶縁膜15が形成されている。このゲート絶縁膜15 は、例えば、厚さが20nmのSiO, 膜62と、厚さ が30nmのSiN膜63とを積層した状態に形成され ている。

【0043】上記ゲート絶縁膜15の側方かつ下方にお ける上記多結晶シリコン膜18には、ゲート絶縁膜15 側よりLDD21, 22が形成され、かつLDD21,

いる。すなわち、上記ゲート電板14の下方の多結晶シ リコン膜18がチャネル形成領域となり、その両側方に LDD21, 22を介してソース・ドレイン23, 24 が形成される。

11

【0044】さらに、上記ゲート絶縁膜15を覆う状態 にして上記多結晶シリコン膜18(LDD21, 22と ソース・ドレイン23、24を含む)上にPSG膜25 が例えば300nmの膜厚に形成されていて、さらにS iN膜26が例えば200nmに膜厚に形成されてい

【0045】そして、上記ソース・ドレイン23,24 上とゲート電極の形成予定領域上とのPSG膜25とS IN膜26とには開口部27,28,62が形成されて いる。上記開口部27、28にはソース・ドレイン電極 29、30が形成されていて、上記開口部64にはゲー ト電極14が形成されている。上記の如くに、薄膜トラ ンジスタ2は構成されている。

【0046】上記薄膜トランジスタ2では、ガラス基板 11上のほぼ全面にわたって電気伝導膜12が形成され ていることから、例えば、プロジェクタのような強い入 20 射光による熱や駆動回路から発生する熱は、上記電気伝 導膜12によって効率よく放熱される。そのため、発熱 による薄膜トランジスタ2の特性の劣化が抑えられる。 言い換えれば、この電気伝導膜12を形成していない薄 膜トランジスタと比較して、上記構成の薄膜トランジス タ2は高い特性が得られる。また、電気伝導膜12は、 アルカリ金属イオン阻止膜13とともにガラス基板11 中のアルカリ金属イオンの薄膜トランジスタ2への拡散 を防止する。

【0047】次に上記スタガー型NチャネルMOS薄膜 30 トランジスタの製造方法の一例を、前記図4を参照しな がら説明する。

【0048】まずスパッタリングによって、ガラス基板 11の表面にTa膜とMo膜とを積層することで、この ガラス基板11よりも熱伝導率の高い電気伝導膜12を 例えば200nmの厚さに形成する。次にプラズマCV D法によって、連続成膜を行う。このときの成膜温度 は、例えば約300℃に設定した。まず、SiH。、N H. およびN. を成膜ガスに用いてアルカリ金属イオン 阻止膜13となるSiN膜を例えば300nmの厚さに 40 形成し、続いてSiH、およびO、を成膜ガスに用いて SiO、膜61を例えば200mmの厚さに形成する。 続けてSiH、を成膜ガスに用いてアモルファスシリコ ン膜18aを例えば30nmの厚さに形成する。さらに 連続してSiH、およびO、を成膜ガスに用いてSiO ・ 膜19を例えば20 nmの厚さに形成し、さらにSI H.、NH、およびN、を成膜ガスに用いてSiN膜2 0を例えば30nmの厚さに形成する。

【0049】次いで感光性レジストを塗布してレジスト

行い、露光したレジスト膜を現像し、さらにポストベー クを行って、レジストパターン(図示省略)を形成す る。そのレジストパターンをマスクに用いたエッチング によって上記SiN膜20と上記Si〇。膜19とをエ ッチングしてゲート絶縁膜15を形成する。その後、イ オンドーピングによって、上記アモルファスシリコン膜 18aにリンイオンをドーピングし、LDD21, 22 を形成する。その際のドーズ量は、例えば1×1011/ cm'~1×10"/cm'に設定した。

【0050】次に感光性レジストを塗布してレジスト膜 を形成した後、このレジスト膜に対してマスク露光を行 い、露光したレジスト膜を現像し、さらにポストベーク を行って、レジストパターン(図示省略)を形成する。 このレジストパターンは、上記パターニングしたゲート 絶縁膜15の両側に残すことになるLDD21、22が 確保されるように形成される。その後、上記レジストパ ターンをマスクにしたイオンドーピングによって、上記 アモルファスシリコン膜18aにリンイオンをドーピン グし、ソース・ドレイン23,24を形成する。その際 のドーズ量は、例えば1×10"/cm<sup>2</sup>~1×10" /cm² に設定した。その後上記各レジストパターンを 除去する。

【0051】次いで、エキシマレーザアニーリングによ って、脱水素、結晶化、活性化を行う。エキシマレーザ には波長が308nmのキセノン塩素エキシマレーザ光 を用い、そのエネルギーは空気中で約250mJ/cm 'とした。上記エキシマレーザ光の照射は、最初は溶融 エネルギー(220m J/cm\*)より低いエネルギー で行ってアモルファスシリコン膜18a中から水素を追 い出してから、照射エネルギーを高めて溶融させる。そ の後エキシマレーザ光の照射を停止して固化を行って、 アモルファスシリコン膜18aの結晶化を行う。

【0052】続いて、N、雰囲気中のRTAによってポ ストアニーリングを行う。このポストアニーリングは、 750℃~800℃の範囲内の所定温度で例えば10分 間行う。

【0053】次いで成膜温度が約600℃の常圧CVD 法によって、PSG膜25 (リン濃度が4wt%~5w t%)を例えば300nmの厚さに形成し、さらにSi N膜26を例えば200nmの厚さに形成する。上記P SG膜25および上記SiN膜26の各成膜は、前記第 1 実施形態で説明したのと同様である。

【0054】次いで水素化アニーリングを行う。このア ニーリングは、フォーミングガス中で400℃、3時間 ~4時間の条件にて行う。

【0055】その後感光性レジストを塗布してレジスト 膜を形成した後、このレジスト膜に対してマスク露光を 行い、露光したレジスト膜を現像し、さらにポストペー クを行って、ソース・ドレイン23、24上およびゲー 膜を形成した後、このレジスト膜に対してマスク露光を 50 ト形成領域上に開口部を設けたレジストパターンを形成 する。そのレジストパターンをマスクに用いたエッチン グによって上記SIN膜20と上記SIO,膜19とを エッチングしてソース・ドレイン領域23、24が露出 される関口部27,28を形成するとともに、上記Si N膜26、PSG膜25、SiN膜20および上記Si O. 膜19をエッチングしてゲート絶縁膜15が露出さ れる開口部64を形成する。次いで上記レジストパター

【0056】その後、スパッタリングによって、アルミ ニウム(1%シリコン入り)を例えば1μmの厚さに堆 10 積してアルミニウム膜を形成する。次いで感光性レジス トを塗布してレジスト膜を形成した後、このレジスト膜 に対してマスク露光を行い、露光したレジスト膜を現像 し、さらにポストペークを行って、ソース・ドレイン2 3,24上およびゲート形成領域上にレジストパターン を形成する。そのレジストパターンをマスクに用いたエ ッチングによって上記アルミニウム膜をパターニングし て、ソース・ドレイン23、24に接続するアルミニウ ム電極29,30を形成するとともに上記ゲート絶縁膜 15上にゲート電極14を形成する。このエッチング は、例えばH, PO, : CH, COOH: HNO, =7 0:10:3の割合のエッチング液を用いて行った。そ の後、上記レジストパターンを除去した。さらにフォー ミングガス中でアルミニウムシンター処理を行う。この 処理条件としては、処理温度を例えば350℃とし、処 理時間を例えば1時間とした。

【0057】当然のことながら、図示はしていないが画 案開口部の電気伝導膜12はエッチングによって除去し ておく。

【0058】上記第2実施形態のおける製造方法では、 第1実施形態で説明した製造方法と同様の作用効果が得 られる。すなわち、上記ガラス基板11の面内において 上記溶融シリコンから発生する熱は、上記電気伝導膜 1 2によってほぼ均一に放熱されるため、アニーリング (例えばレーザアニーリング) の際に上記アモルファス シリコン膜18aが溶融してなる溶融シリコンはほぼ均 一に冷却固化される。そのため、溶融シリコンが冷却固 化される際には、不純物偏析が低減され、特定の方位 (例えばガラス基板11側から上方に向かう方位)を持

つ結晶核の多結晶シリコン膜18が得られる。その結 果、上記のようにして形成される多結晶シリコン膜18 を用いることで高い電界効果移動度の薄膜トランジスタ 1が形成されることになる。

【0059】次に、上記第1実施形態および上記第2実 施形態において、アモルファスシリコン膜18aを結晶 化するためのアニーリング時におけるガラス基板11の 固定方法およびその保持台を図5によって説明する。

【0060】図5に示すように、アモルファスシリコン 膜18aを結晶化するアニーリングの際に前記ガラス基

気伝導膜12上に形成されている膜、例えば前記第1実 施形態で説明した逆スタガー型薄膜トランジスタが形成 される場合であれば、アルカリ金属イオン阻止膜13、 窒化シリコン膜16、酸化シリコン膜17、アモルファ スシリコン膜18 a 等を除去して該電気伝導膜12を露 出させる。また前記第2実施形態で説明したスタガー型 NチャネルMOS薄膜トランジスタが形成される場合で あれば、アルカリ金属イオン阻止膜13、酸化シリコン 膜61、アモルファスシリコン膜18a等を除去して該 電気伝導膜12を露出させる。この図面では除去した状 態を示し、上記各膜の説明においては前記第1, 第2実 施形態で説明した際に用いた符号を付記した。その後、 上記アニーリングの際に、電気伝導膜12の露出した部 分に電気伝導性および熱伝導性を有するクランプ81を 押し当ててガラス基板11を保持台82に固定する。な お、上記クランプ81は、電気伝導膜12と同程度また はそれ以上の電気伝導性および熱伝導性を有しているこ とが望ましい。また、アニーリングの際には、前記保持

【0061】次に保持台82の冷却器を説明する。上記 保持台82の内部には、冷媒(例えば冷水、窒素ガス 等)を流すことが可能な流路83がこの保持台82の表 面にそって形成されていて、この流路83が冷却器とな る。具体的には、上記流路83は、この保持台82のガ ラス基板 1 1 を載置する表面側がほぼ均一に冷却される ように設けられていて、例えば保持台82に表面にそっ て複数回折り返す状態に1本または複数本の流路で形成 されている、または渦巻き状に1本または複数本の流路 で形成されている。なお、流路83の形態は、ここで説 明した形態に限定されることはなく、保持台82のガラ ス基板11を載置する表面側がほぼ均一に冷却される構 成であればいかなる形態であってもよい。

台82によって前記ガラス基板11を冷却する。

【0062】上記説明したように、電気伝導膜12にク ランプ81が直接に接触してガラス基板11を保持台8 2に押し当てて、このガラス基板11を保持台82に固 定し、エキシマレーザ光を照射してアニーリングを行う 製造方法では、アニーリングによって加えられた熱は、 電気伝導膜12中を伝導してクランプ81から放熱され る。そのため、電気伝導膜12は高温になることはな 40 く、またガラス基板11上に形成される半導体装置も高 温にならない。したがって、アニーリングによる半導体 装置の特性の劣化が防止される。またさらに、上記アニ ーリングの際に保持台82によってガラス基板11を冷 却することから、上記電気伝導膜12からの放熱はさら に促進され、ガラス基板11が高温になることが避けら れる。さらにクランプ81によって電気伝導膜12がア ース電位になるので、アニーリング時の静電気ダメージ が防止される。

【0063】次に、上記電気伝導膜12をLCD (LC 板11がクランプ81によって押圧される領域の前記電 50 DはLiquid Crystal Device の略) 駆動用回路のアース 15

電位と接続した構成例を、図6によって説明する。図で は、一例として、逆スタガー型NチャネルMOS薄膜ト ランジスタを搭載した液晶パネルを示す。

【0064】図6に示すように、半導体装置は液晶デバ イスであって、ガラス基板11上に形成されている電気 伝導膜12は、液晶デバイスの駆動用回路のアース電位 91に接続されている。

【0065】ここで図6に示した他の構成部品を簡単に 説明する。上記ガラス基板11上には、電気伝導膜12. が形成され、さらにアルカリ金属イオン阻止膜13が形 10 に、画素開口部以外が不透明な膜で形成されている場合 成されている。このアルカリ金属イオン阻止膜13上に は逆スタガー型の薄膜トランジスタ1が形成されてい る。そして上記薄膜トランジスタ1を覆う状態にPSG 膜25とSiN膜26が形成されている。さらに薄膜ト ランジスタ1のソース・ドレイン23,24に接続する ソース・ドレイン電極29,30が形成されている。一 方、画素部92上の上記電気伝導膜12、アルカリ金属 イオン阻止膜13等の膜は除去され、開口部93が形成 されている。さらに上記薄膜トランジスタ1および画素 部92を覆う状態に、上記ガラス基板11上には透明な 20 平坦化膜94が形成されている。また、ITOからなる 透明電極95が画素部92上の透明な平坦化膜94上か らドレイン電極29に接続する状態に形成されている。 さらに、上記透明な平坦化膜94の周辺上にはシール剤 96、コモン剤97を介して液晶が封入される空間98 を確保した状態にカラーフィルタ基板99が設けられて いる。

【0066】上記のように電気伝導膜12をアース電位 91に接続した構成では、ガラス基板11上での帯電は 上記電気伝導膜12を通じてアース電位91に逃がされ 30 略構成断面図である。 るので、静電気耐性は高いものになる。

# [0067]

【発明の効果】以上、説明したように本発明の半導体装 ・ 置によれば、ガラス基板上のほぼ全面にわたって電気伝 導膜が形成されているので、強い入射光による熱や駆動 回路から発生する熱は電気伝導膜によって効率よく放熱 される。そのため、発熱による半導体装置の特性の劣化 が抑えられるので、例えばこの半導体装置が搭載される LCDではその特性の向上が図れる。

【0068】また、画素開口部を除くガラス基板上の全 40 面に電気伝導膜が設けられ、この電気伝導膜がLCDの 駆動用回路のアース電位に接続されているものによれ ば、ガラス基板上での帯電は電気伝導膜を通してアース 電位に逃がされるので、LCDの静電気耐性を向上させ ることができる。

【0069】さらに電気伝導膜は、金属膜、電気伝導性 を有する金属窒化膜、電気伝導性を有する金属酸化膜の うちの1種類からなる単層膜、または複数種類からなる 積層膜によって構成されているので、電気伝導膜もアル カリ金属イオン阻止膜と同様にアルカリ金属イオンを阻 止することができる。したがって、ガラス基板から薄膜 トランジスタへのアルカリ金属イオンの拡散防止が確実 に行うことができる。よって、アルカリ金属イオンによ る薄膜トランジスタ特性の劣化は起こらない、またさら (ITO膜、SiO、膜等は除く)には、ガラス基板の 裏面からの反射光によるリーク電流を防止できる。すな わち薄膜トランジスタへの光リークを防止できるので、 コントラストの低下を防止することができる。

【0070】本発明の半導体装置の製造方法によれば、 ガラス基板上の全面にわたってガラス基板より熱伝導率 の高い電気伝導膜を形成したので、その後のアニーリン グによってアモルファスシリコン膜を溶融して結晶化す る際に、溶融シリコンから発生する熱は電気伝導膜により ってほば均一に放熟されるので、この溶融シリコンはほ ば均一に冷却固化することができる。そのため、溶肿シ リコンの冷却固化の際に生じる不純物偏析を低減するこ とができて、特定の方位を持つ結晶核の多結晶シリコン を得ることができる。よって、上記製造方法によって得 た多結晶シリコン膜を薄膜トランジスタに用いること で、高い移動度の薄膜トランジスタを製造することが可 能になる。

#### 【図面の簡単な説明】

【図1】本発明の半導体装置に係わる第1実施形態の概

【図2】本発明の製造方法に係わる第1実施形態の製造 工程図である。

【図3】第1実施形態の製造工程図(続き)である。

【図4】本発明の半導体装置に係わる第2実施形態の概 略構成断面図である。

【図5】アニーリング時のガラス基板の固定方法および その保持台の説明図である。

【図6】電気伝導膜(高熱伝導膜)を設けた液晶パネル の説明図である。

# 【符号の説明】

1 薄膜トランジスタ 11 ガラス基板


12 電気伝導膜(髙熱伝導膜) 13 アルカリ金 属イオン阻止膜

18 多結晶シリコン膜


【図2】

(1)


(2)




本発明の半導体装置に係める基膜遊形態の原始構成新聞




本発明の製造方法に係め第1使施形態の製造工程図




[図3]






第1男摊形器0製造工程図(練き)




本発明の半導体報置に係める第2.実施形態の距離試験面図

【図5】



アニーリング時のガラス基板の固定方法およびその保持古の説明図

[図6]



電気伝導膜(高熱伝導膜)を設けた液晶パネルの説明図